芯片7nm技术有多难？一篇文章让你看懂！

半导体的14nm工艺目前已经有数家可以流片，10nm以下已经有多家厂商拥有流片技术或者正在研发。只是随着工艺难度的提升，开发难度不断增大，投入资金要求越来越高，剩下的玩家也越来越少。下图展示了目前仅剩的参与尖端工艺研发的企业。

目前台积电(TSMC), 三星(SAMSUNG), GlobalFoundries应该是仅有的三家具有7nm流片能力的公司；英特尔(Intel)的10nm虽然基本等同于其他厂家的7nm，但是要跳票到2019年。值得一提的是，国内厂商中芯国际(SMIC)的14nm研发基本完成，预计2019年量产。

玩家这么少，连英特尔的工艺都难产，7nm究竟为什么这么难呢？芯观察认为主要是以下几个原因：

工艺的精度已经趋近于传统光刻机的极限，极紫外光刻机还无法用于大规模量产

传统光刻机的波长为193nm，通过浸液的方式可以使波长进一步缩短，再加上多次曝光的辅助，已经走到了14nm。可是到了7nm，这种方法光刻出来的线条误差越来越大，越来越难以控制。我们可以通过下图对比传统光刻机和极紫外光刻机的实际效果图，可以看出，传统光刻的方法误差确实很大。这种情况下，想要良率满足要求是极为困难的。

线宽逼近极限带来的电阻电容增大变得不可忽视

我们知道同样材质的前提下，越细的导线电阻越大。因此当工艺进入7nm，线上电阻已经变得非常大，Intel不得已采用贵技术钌来解决这个问题。除此之外，由于FinFET的Fin越来越小，控制其流过的电流也越来越困难。因此，不得已采用了增加Fin的高度来增强控制，可是这样又带来晶体管的电容更大从而速度变慢。下图展示了不同工艺的晶体管的各种参数，可以看出随这工艺升级，Fin的宽高比越来越大。

EDA工具支持的支持尚不完善

虽然每代工艺都会遇到此类问题，但是14nm/7nm工艺恰逢EDA工具尤其是后端设计工具更新换代，两个主流软件厂商均发布了所谓的次世代EDA工具。各种引擎的升级导致工具的bug数直线上升，而工艺带来的的挑战需要工具不断升级并增加性的功能，助长了工具开发和使用方面的挑战。

设计上的难度大幅增加

各个芯片设计公司希望通过工艺升级获得更高的性能，更低的功耗和更小的芯片面积。可是7nm在设计方面提出了更高的挑战。为了满足工艺厂商的生产规则，在设计阶段增加了大量的硬性规则，给芯片设计尤其是后端设计增加的很大难度。比如使用金属层上，对于底层金属，几乎是只能按照特定的pattern和方向使用，变通性大大降低。

以上就是芯观察总结的几点7nm的突出难点。好消息是，由于国际上工艺发展速度变慢，我国的工艺厂商正好借此机会奋起直追。目前中芯国际已经宣布14nm研发完成，同时行业大拿梁孟松加盟，如虎添翼。希望能够更快赶上国际尖端水平，早日实现芯片国产化，解决我国确芯困境！